МІНІСТЕРСТВО ОСВІТИ ТА НАУКИ УКРАЇНИ

НАЦІОНАЛЬНИЙ ТЕХНІЧНИЙ УНІВЕРСИТЕТ УКРАЇНИ

«КИЇВСЬКИЙ ПОЛІТЕХНІЧНИЙ ІНСТИТУТ

ІМЕНІ ІГОРЯ СІКОРСЬКОГО»

КАФЕДРА ОБЧИСЛЮВАЛЬНОЇ ТЕХНІКИ

Лабораторна робота №2

Тема: «Суматори»

Виконав:

студент групи ІО-43

Семчук Тарас Русланович

Номер залікової книжки: 4315

Перевірив роботу:

Нікольський С. С.

Київ 2026

Лабораторна робота No 2

ВИВЧЕННЯ СИСТЕМИ АВТОМАТИЗАЦІЇ ПРОЕКТУВАННЯ QUARTUS II. СИНТЕЗ КОМБІНАЦІЙНИХ СХЕМ.

Порядок виконання роботи

Мій варіант:

4315_{10} - $1000011\mathbf{011011}_2$

h6=0, h5=1, h4=1, h3=0, h2=1, h1=1

Тоді:

h2 h4 h1	Розрядність
111	8

Спочатку я створюю як в протоколі лабораторної роботи таку схему за прикладом:



Після цього за всіма інструкціями я розробляю суматор та під'єную його до схеми, замінюючи, квадрат:



Після цього за вказаною логікою схеми у класрумі, створюю ось такі дві схемки:





Такі результати я отримав, протестувавши схему:

Family	Cyclone III
Device	EP3C5F256C6
Timing Models	Final
Total logic elements	2 / 5,136 (< 1 %)
Total combinational functions	2 / 5,136 (< 1 %)
Dedicated logic registers	0 / 5,136 (0 %)
Total registers	0
Total pins	5 / 183 (3 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0 / 2 (0 %)

|lpm_add_sub:LPM_ADD_SUB_component|	2 (0)	0 (0)
|add_sub_3hi:auto_generated|	2 (2)	0 (0)


inx
iny
inz
cin
dataa[0..0]
datab[0..0]
cout
result[0..0]
outp
outs


SM1:inst
inx
iny
inx
iny
outc
outq
inst4
outp
SM2
dataa[0..0]
cout
inz
datab[0..0]
result[0..0]
outs


inz
SM_1
inx
iny
inst2
inst
inst3
outc
outq
lpm_add_sub:LPM_ADD_SUB_component
add_sub_96i:auto_generated
carry_eqn[0]~1
carry_eqn[0]
carry_eqn[0]~0
sum_eqn[0]
inst1
outp
outs


inst4
inst
inst5

Family	Cyclone III
Device	EP3C5F256C6
Timing Models	Final
Total logic elements	16 / 5,136 (< 1 %)
Total combinational functions	16 / 5,136 (< 1 %)
Dedicated logic registers	0 / 5,136 (0 %)
Total registers	0
Total pins	44 / 183 (24 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0 / 2 (0 %)

Звіти компілятора	***Lab1_SM***	***Lab2_SM_v2***
Total logic elements	2 (<1%)	2
Total register	0	0
Total memory bits	0	0
Embedded multiplier 9-bit elements	0	0
Total pins	5 (3%)	5 (3%)
SM2	1 Logic Cells	2 Logic Cells
Actual Time	7,268 ns	7.288 ns

Тепер створюю суматор за своїм варіантом:

У мене 8 розрядів

Створюю новий проект з моїм прізвищем:

New Project Wizard

Directory, Name, Top-Level Entity [page 1 of 5]

What is the working directory for this project?

D:\Altera\13.1 ...

What is the name of this project?

SEMCHUK ...

What is the name of the top-level design entity for this project? This name is case sensitive and must exactly match the entity name in the design file.

SEMCHUK ...

Use Existing Project Settings...

< Back | Next > | Finish | Cancel | Help

MegaWizard Plug-In Manager [page 1]

The MegaWizard Plug-In Manager helps you create or modify design files that contain custo megafunctions.

Which action do you want to perform?

- (●) Create a new custom megafunction variation
- ( ) Edit an existing custom megafunction variation
- ( ) Copy an existing custom megafunction variation

Copyright (C) 1991-2013 Altera Corporation





Отже, ось створений він:



Перша перевірка:

Flow Summary	
Flow Status	Flow Failed - Thu Apr 23 16:21:43 2026
Quartus II 64-Bit Version	13.1.0 Build 162 10/23/2013 SJ Web Edition
Revision Name	SEMCHUK
Top-level Entity Name	SEMCHUK
Family	Cyclone III
Device	EP3C5F256C6
Timing Models	Final
Total logic elements	N/A until Partition Merge
Total combinational functions	N/A until Partition Merge
Dedicated logic registers	N/A until Partition Merge
Total registers	N/A until Partition Merge
Total pins	N/A until Partition Merge
Total virtual pins	N/A until Partition Merge
Total memory bits	N/A until Partition Merge
Embedded Multiplier 9-bit elements	N/A until Partition Merge
Total PLLs	N/A until Partition Merge

Наступна перевірка:

Family	Cyclone III
Device	EP3C5F256C6
Timing Models	Final
Total logic elements	16 / 5,136 (< 1 %)
Total combinational functions	16 / 5,136 (< 1 %)
Dedicated logic registers	0 / 5,136 (0 %)
Total registers	0
Total pins	44 / 183 (24 %)
Total virtual pins	0
Total memory bits	0 / 423,936 (0 %)
Embedded Multiplier 9-bit elements	0 / 46 (0 %)
Total PLLs	0 / 2 (0 %)



Висновок:

У ході лабораторної роботи я ознайомився з можливостями системи автоматизованого проєктування Quartus II та навчився створювати й досліджувати комбінаційні схеми. Було розроблено та перевірено суматор для 8-розрядних чисел відповідно до мого варіанту. Під час моделювання схема працювала правильно, що підтверджує коректність її побудови та налаштування.